SiP技術的優(yōu)勢在于:

融合多種技術

能夠在一個封裝中集成多種技術和組件,例如組合MEMS和CMOS。這種組合對于傳統(tǒng)IC是不可能的。雖然MEMS和CMOS器件有許多相似之處,但也有一些關鍵區(qū)別。首先是需要一種方法將感知傳遞給MEMS器件,因為它們必須與環(huán)境相互作用;其次,MEMS器件的擴展方式與CMOS不同工藝的擴展方式不同。

采用多種工藝

SiP技術提供的集成對可穿戴設備、智能燈或智能家居等應用特別有價值,因為這些產品的空間和尺寸非常重要。從實際應用看,SiP設計方案融合了晶圓級封裝(WLP)、2．5D或3D結構、倒裝芯片(flip-chip)、引線鍵合、封裝體疊層(package-on-package)等工藝;還可以嵌入無源器件、共形屏蔽、濾波器和天線。

典型IoT方案的幾種SiP封裝

融合MEMS傳感器

MEMS傳感器需要與環(huán)境交互以進行聲音、光或氣體檢測。使用MEMS封裝通常要從QFN封裝遷移到基于層壓板的封裝。層壓板設計可以采用腔基封裝或混合腔封裝,其中封裝的一半是模壓的,另一半是為MEMS器件提供一個空腔。這種模壓器件更能承受惡劣的環(huán)境。

實現IoT標準化封裝

目前,MEMS、傳感器及IoT器件的封裝設計還很零散。設計人員希望多個項目重用相同的封裝,即使這些封裝并不總是與特定應用兼容。MEMS、傳感器封裝的標準化將有助于降低成本和加快MEMS的采用,增強制造商將新產品推向市場的信心。

FOWLP實現極致性能

摩爾定律在工藝技術上似乎已走到了盡頭,所以先進封裝技術正在接棒,如扇出晶圓級封裝(FOWLP)就可以提高組件密度和性能,有助于解決芯片I/O限制。不過,成功的關鍵是從芯片設計開始。

現在,FOWLP已經在移動設備的批量生產中使用。其封裝過程包括將單個芯片安裝在稱為重分布層(RDL)的中間層基板上,該層提供芯片之間的互連以及與I/O焊盤的連接,所有這些芯片都封裝在一個模壓成型中。

所謂扇出封裝,是將連接件扇出到芯片表面,以便實現更多外部I/O,使用環(huán)氧模壓化合物完全嵌入片芯(die),因此不需要晶圓植球、熔劑、倒裝芯片組裝、清洗、底填料注入和固化等工藝流程。這反過來又消除了中間層,并使異構集成的實現更加簡單。

扇出技術可以提供比其他封裝類型更多I/O的小尺寸封裝。早在2016年,蘋果就憑借臺積電(TSMC)的集成扇出(integrated fan-out,InFO)晶圓級封裝技術,將其16nm A10應用處理器與移動DRAM集成到iPhone 7內部的一個封裝中,為應用處理器提供更好的熱管理。TSMC的InFO使蘋果實現了非常薄的封裝體疊層(PoP,Package-on-Package)。

TSMC的InFO技術

InFO平臺的再分布層技術將硅片直接連接到PCB層,而無需另一層基板。臺積電設計的互連通孔(TIV)可以提供支柱,使用混合垂直和水平互連技術連接不同的硅片或組件。InFO體現了其短垂直和長水平連接之間的連接,加速了信息的傳播。

作為對WLP的改進,FOWLP技術可以提供更多與硅片芯的外部接點。它將芯片嵌入環(huán)氧模壓料中,然后在晶圓表面制造高密度RDL和錫球,形成一個重組晶圓。

通常,它首先將前道處理過的晶圓切成單獨的片芯,然后將片芯在載體結構上隔開,其空隙被填滿形成一個重組晶圓。FOWLP在封裝和應用板之間提供了大量的連接。此外,基板基本上比片芯大,因此片芯間距更為寬松。